

**RENCANA PEMBELAJARAN SEMESTER**

MATA KULIAH (MK)	KODE	Rumpun MK	BOBOT (sks)	SEMESTER	Tgl Penyusunan					
Desain dan Sistem Logika Digital	FEA2123	Sistem Digital	T=3 P=0	3	1 Maret 2018					
OTORISASI		<b>Pengembang RPS</b>	<b>Koordinator RMK</b>	<b>Ketua PRODI</b>						
		Helmy Widyatara, S.Kom., M.Eng	Helmy Widyatara, S.Kom., M.Eng	Helmy Widyatara, S.Kom., M.Eng						
<b>Capaian Pembelajaran (CP)</b>	<b>CPL-PRODI</b>									
	[P-02]	Menguasai pengetahuan dasar dalam bidang ilmu teknik elektro								
	[P-05]	Menguasai dasar-dasar teknik telekomunikasi, baik yang klasik maupun modern serta aplikasinya dalam analisis dan perancangan sistem telekomunikasi								
	[KK-01]	Mampu menerapkan matematika, sains, dan prinsip rekayasa (engineering principles) untuk menyelesaikan masalah rekayasa kompleks pada sistem telekomunikasi								
	<b>CPMK</b>		CPMK-1 Mahasiswa mampu <b>menjelaskan</b> sistem bilangan yang berlaku pada sistem digital dan proses konversi bilangan [P-02,KK-01] CPMK-2 Mahasiswa mampu <b>menggunakan</b> hukum-hukum dan teorema aljabar boolean, menuliskan fungsi logika dalam tabel kebenaran dan menyederhanakan fungsi logika [P-02,KK-01] CPMK-3 Mahasiswa mampu membuat dan <b>menyusun kembali</b> rangkaian kombinasional, rangkaian gerbang logika dasar , fungsi logika , tabel kebenaran, sampai dengan sistem bilangan yang merupakan dasar dari sistem komputer. [P-02,P-05,KK-01]							
<b>DiskripsiSingkat MK</b>	Mahasiswa akan mempelajari tentang Teori Aljabar boolean dan implementasinya pada Rangkaian Logika. Topik terdiri Pengenalan perkembangan sistem digital, Gerbang gerbang dasar rangkaian logika, Sistem bilangan, Rangkaian kombinasional, Perancangan dan penyederhanaan rangkaian kombinasional menggunakan aljabar boolean dan peta K-Map, Sistem Memory, Rangkaian sequensial, perancangan dan analisanya.									
<b>Bahan Kajian / Materi Pembelajaran</b>	1. Memahami Aljabar Boolean 2. Memahami sistem bilangan binary 3. Mampu merancang rangkaian logika kombinasional dan penyederhananya menggunakan aljabar boolean dan K-Map									

		4. Mampu menganalisa dan merancang rangkaian sequential 5. Mampu menggunakan Program Aplikasi untuk perancangan Rangkaian Logika				
Pustaka	<b>Utama :</b>  1. Lawanto, O. 2000. Dasar Teknik Digital. Surabaya: Laboratorium Digital Universitas Surabaya 2. Mano, M.M. 2000. Digital Design Third Edition. New Jersey: Printice Hall, Inc 3. Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill. 2014. <b>Pendukung :</b>  1. Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill. 2009. 2. Volnei A.Pedroni. Circuit Design with VHDL. MIT Press. 2004					
Dosen Pengampu	-					
Matakuliah syarat	-					
Mg Ke-	Sub-CPMK (Kemampuan akhir tiap tahapan belajar)	Indikator Penilaian	Kriteria & Bentuk Penilaian	Bentuk, Metode Pembelajaran, dan Penugasan Mahasiswa <b>[Media &amp; Sumber belajar]</b> <b>[ Estimasi Waktu]</b>	Materi Pembelajaran <b>[Pustaka]</b>	Bobot Penilaian (%)
(1)	(2)	(3)	(4)	(5)	(6)	(7)
(1,2)	[C3,A2] Mahasiswa mampu menggunakan hukum-hukum dan teorema aljabar boolean.	Mahasiswa dapat membuktikan persamaan logika dan penyederhanaan fungsi logika.	Latihan Soal	Ceramah & Diskusi Kelompok <b>[TM: 2x(3x50'')]</b> <b>Tugas-1 Menggerjakan latihan soal</b> <b>[BT+BM:(2+2)x(3x60'')]</b>	Fungsi Boolean, Tabel Kebenaran, Penyederhanaan fungsi <b>[U1]: Hal 71-100</b> <b>[P2]: Hal 34-63</b>	5%
(3,4)	[C3,A2] Mahasiswa mampu menjelaskan sistem bilangan digital dan konversinya.	<ul style="list-style-type: none"> <li>• Mahasiswa dapat membedakan bilangan biner, oktal, dan heksa.</li> <li>• Mahasiswa dapat mengkonversikan bilangan basis 10 ke basis <math>2^n</math> atau sebaliknya, serta konversi bilangan antar basis bilangan <math>2^n</math> yang lain.</li> </ul>	Latihan Soal	Ceramah & Diskusi Kelompok <b>[TM: 2x(3x50'')]</b> <b>Tugas-2 Menggerjakan latihan soal</b> <b>[BT+BM:(2+2)x(3x60'')]</b>	Sistem bilangan pada sistem digital. Materi: bilangan biner, oktal, dan heksa, Konversi bilangan. <b>[U1] : Hal 37-43</b> <b>[U2] : Hal 4-9</b>	10%

(5,6,7)	[C3,A2] Mahasiswa mampu menyederhanakan fungsi logika dan membuat rangkaian logika dengan gerbang logika dasar.	<ul style="list-style-type: none"> <li>Mahasiswa dapat menyederhanakan fungsi logika dengan K-Map dan metode tabular</li> <li>Mahasiswa dapat membuat rangkaian logika dengan gerbang logika dasar.</li> </ul>	Latihan Soal dan Project 1	<p>Ceramah &amp; Tutorial Diskusi Kelompok  <b>[TM: 3x(3x50'')]</b>  <b>Tugas-3 Membuat penyederhanaan fungsi dan membuat rangkaian logika dengan multisim [BT+BM:(3+3)x(3x60'')]</b></p>	<p>Tabel Keberaran, Penyederhanaan fungsi  <b>[U1]: Hal 101-128</b>  <b>[P2]: Hal 64-112</b></p>	25%
8	<b>Evaluasi Tengah Semester / Ujian Tengah Semester</b>					
(9,10, 11)	[C4,A3] Mahasiswa mampu membuat rangkaian kombinasional.	<ul style="list-style-type: none"> <li>Mahasiswa dapat membuat rangkaian kombinasional pada Multisim.</li> <li>Mahasiswa dapat membuat cascading decoder dan multiplexer</li> </ul>	Project 2	<p>Ceramah &amp; Tutorial Diskusi Kelompok  <b>[TM: 3x(3x50'')]</b>  <b>Tugas-4 Membuat rangkaian kombinasional kompleks dengan multisim [BT+BM:(3+3)x(3x60'')]</b></p>	<p>Logic Design  <b>[U2] : Hal 231-242</b>  Tugas-4: Project membuat rangkaian dengan multisim</p>	30%
(12,13, 14,15)	[C4,A3] Mampu menganalisa dan merancang rangkaian sequential.	Mahasiswa dapat membuat dan merancang rangkaian sequential dengan SR-FF,D-FF dan JK-FF, dengan metode mealy and moore.	Project 3	<p>Ceramah &amp; Tutorial Diskusi Kelompok  <b>[TM: 4x(3x50'')]</b>  <b>Tugas-5 Membuat penyederhanaan fungsi dan rangkaian logika dengan FPGA [BT+BM:(4+4)x(3x60'')]</b></p>	<p>Logic Design  <b>[U3] : Hal 101-221</b>  Tugas-5: Project membuat rangkaian dengan multisim</p>	30%
16	<b>Evaluasi Akhir Semester / Ujian Akhir Semester</b>					

**Catatan :**

1. Capaian PembelajaranLulusan PRODI (CPL-PRODI) adalah kemampuan yang dimiliki oleh setiap lulusan PRODI yang merupakan internalisasi dari sikap, penguasaan pengetahuan dan ketrampilan sesuai dengan jenjang prodinya yang diperoleh melalui proses pembelajaran.
2. CPL yang dibebankan pada mata kuliah adalah beberapa capaian pembelajaran lulusan program studi (CPL-PRODI) yang digunakan untuk pembentukan/pengembangan sebuah mata kuliah yang terdiri dari aspek sikap, ketrampilan umum, ketrampilan khusus dan pengetahuan.
3. CP Mata kuliah (CPMK) adalah kemampuan yang dijabarkan secara spesifik dari CPL yang dibebankan pada mata kuliah, dan bersifat spesifik terhadap bahan kajian atau materi pembelajaran mata kuliah tersebut.

4. Sub-CP Mata kuliah (Sub-CPMK) adalah kemampuan yang dijabarkan secara spesifik dari CPMK yang dapat diukur atau diamati dan merupakan kemampuan akhir yang direncanakan pada tiap tahap pembelajaran, dan bersifat spesifik terhadap materi pembelajaran mata kuliah tersebut.
5. Kriteria Penilaian adalah patokan yang digunakan sebagai ukuran atau tolok ukur ketercapaian pembelajaran dalam penilaian berdasarkan indikator-indikator yang telah ditetapkan. Kriteria penilaian merupakan pedoman bagi penilai agar penilaian konsisten dan tidak bias. Kriteria dapat berupa kuantitatif ataupun kualitatif.
6. Indikator penilaian kemampuan dalam proses maupun hasil belajar mahasiswa adalah pernyataan spesifik dan terukur yang mengidentifikasi kemampuan atau kinerja hasil belajar mahasiswa yang disertai bukti-bukti.

Catatan tambahan:

- (1). Bobot SKS (P = Praktek; T= Teori).
- (2). TM: Tatap Muka; BT: Beban Tugas; BM: Belajar Mandiri.
- (3). 1 sks = (50' TM + 50' PT + 60' BM)/Minggu
- (4). Simbol-simbol elemen KKNI pada CPL-Prodi: S = Sikap; KU = Ketrampilan Umum; KK = Ketrampilan Khusus; P = Pengetahuan

 <b>ITTelkom</b> <b>Surabaya</b> <i>Solution for The Nation</i>	<b>INSTITUT TEKNOLOGI TELKOM SURABAYA</b> <b>FAKULTAS TEKNIK ELEKTRO</b> <b>PROGRAM STUDI S1 TEKNIK KOMPUTER</b>	
<b>SILABUS SINGKAT</b>		
<b>MATA KULIAH</b>	Nama	Desain dan Sistem Logika Digital
	Kode	TK21T03
	Kredit	3 SKS
	Semester	3
<b>DESKRIPSI MATA KULIAH</b>		
Mahasiswa akan mempelajari tentang Teori Aljabar boolean dan implementasinya pada Rangkaian Logika. Topik terdiri Pengenalan perkembangan sistem digital, Gerbang gerbang dasar rangkaian logika, Sistem bilangan, Rangkaian kombinasional, Perancangan dan penyederhanaan rangkaian kombinasional menggunakan aljabar boolean dan peta K-Map, Sistem Memory, Rangkaian sequensial, perancangan dan analisanya.		
<b>CAPAIAN PEMBELAJARAN MATA KULIAH (CPMK)</b>		

CPMK-1	Mahasiswa mampu <b>menjelaskan</b> sistem bilangan yang berlaku pada sistem digital dan proses konversi bilangan [KU-01, PE-02]
CPMK-2	Mahasiswa mampu menggunakan hukum-hukum dan teorema aljabar boolean, menuliskan fungsi logika dalam tabel kebenaran dan menyederhanakan fungsi logika [SI-08, PE-01, PE-02]
CPMK-3	CPMK-3 Mahasiswa mampu membuat dan <b>menyusun kembali</b> rangkaian kombinasional, rangkaian gerbang logika dasar , fungsi logika , tabel kebenaran, sampai dengan sistem bilangan yang merupakan dasar dari sistem komputer. [SI-08, KU-01, KK-02, PE-04]
<b>SUB CAPAIAN PEMBELAJARAN MATA KULIAH (Sub-CPMK)</b>	
[C3,A2]	Mahasiswa mampu menggunakan hukum-hukum dan teorema aljabar boolean.
[C3,A2]	Mahasiswa mampu menjelaskan sistem bilangan digital dan konversinya.
[C3,A2]	Mahasiswa mampu menyederhanakan fungsi logika dan membuat rangkaian logika dengan gerbang logika dasar.
[C4,A3]	Mahasiswa mampu membuat rangkaian kombinasional.
[C4,A3]	Mampu menganalisa dan merancang rangkaian sequential.
<b>MATERI PEMBELAJARAN</b>	
1	Memahami Aljabar Boolean
2	Memahami sistem bilangan binary
3	Mampu merancang rangkaian logika kombinasional dan penyederhanaannya menggunakan aljabar boolean dan K-Map
4	Mampu menganalisa dan merancang rangkaian sequential
5	Mampu menggunakan Program Aplikasi untuk perancangan Rangkaian Logika
6	
<b>PUSTAKA</b>	
	<b>PUSTAKA UTAMA</b>
1	Lawanto, O. 2000. Dasar Teknik Digital. Surabaya: Laboratorium Digital Universitas Surabaya
2	Mano, M.M. 2000. Digital Design Third Edition. New Jersey: Printice Hall, Inc
3	Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill. 2014.
	<b>PUSTAKA PENDUKUNG</b>

1	Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill. 2009.
2	Volnei A.Pedroni. Circuit Design with VHDL. MIT Press. 2004

**PRASYARAT (Jika ada)**

-



**INSTITUT TEKNOLOGI TELKOM SURABAYA  
FAKULTAS TEKNIK ELEKTRO  
PROGRAM STUDI S1 TEKNIK KOMPUTER  
RENCANA TUGAS MAHASISWA**

MATA KULIAH	Desain dan Sistem Logika Digital			
KODE	TK21T03	sks	3	SEMESTER
DOSEN PENGAMPU	Helmy Widyatara, S.Kom., M.Eng			
BENTUK TUGAS	<b>WAKTU PENGERJAAN TUGAS</b>			

Project 1 Minggu 6-7

Project 2 Minggu 9-10

Project 3 Minggu 12-14

**JUDUL TUGAS**

Project 1. Membuat penyederhanaan fungsi dan membuat rangkaian logika dengan multisim

Project 2. Membuat rangkaian kombinasional kompleks dengan multisim

Project 3. Membuat penyederhanaan fungsi logika dan membuat rangkaian logika dengan FPGA

**SUB CAPAIAN PEMBELAJARAN MATA KULIAH**

**DISKRIPSI TUGAS**

**METODE PENGERJAAN TUGAS**

Tugas project dilakukan secara berkelompok, satu kelompok terdiri dari 3 mahasiswa. Tugas didemokan secalangsung pada dosen pengampu matakuliah pada :

Project 1. Minggu 7

Project 2. Minggu 10

Project 3. Minggu 14

**BENTUK DAN FORMAT LUARAN**

**a. Obyek Garapan:**

Desain rangkaian logika dengan Multisim dan FPGA

**b. Bentuk Luaran:**

Aplikasi rangkaian logika dengan gerbang logika dasar, rangkaian kombinasional, dan rangkaian sequential

**INDIKATOR, KRETERIA DAN BOBOT PENILAIAN**

.....

**JADWAL PELAKSANAAN**

Aktivitas:

.....

Tanggal:

.....

**LAIN-LAIN**

.....

**DAFTAR RUJUKAN**

.....



**INSTITUT TEKNOLOGI TELKOM SURABAYA  
FAKULTAS TEKNIK ELEKTRO  
PROGRAM STUDI S1 TEKNIK KOMPUTER**

**LEMBAR SOAL UJIAN**

**ETS SEMESTER GASAL Tahun 2017**

<b>Mata Kuliah</b>		<b>Kode/sks</b>	
<b>Hari/Tanggal/jam</b>		<b>Kelas</b>	
<b>Dosen Pengampu</b>		<b>Ruang</b>	
<b>Waktu Ujian</b>		<b>TTG Dosen Pengampu</b>	<b>TTG Prodi</b>
<b>Sifat Ujian</b>			

**SUB CAPAIAN PEMBELAJARAN MATA KULIAH**

1. .....

2. .....

<b>Soal</b>	<b>Bobot(%)</b>
1.1 <p>Sederhanakanlah persamaan logika dibawah ini dengan Aljabar Boolean dan K-Map.</p> <p>a. <math>\overline{ABC} + \overline{ABC} + \overline{ABC} + ABC + \overline{ABC} + \overline{ABC}</math></p> <p>b. <math>\overline{AB} + \overline{ABC} + \overline{ABC}</math></p>	30
1.2 <p>Konfersikan bilangan berikut ini kedalam basis yang lain:</p> <p>a. <math>(329.543)_{10}</math> ke basis ( )<sub>2</sub> ( )<sub>8</sub> ( )<sub>4</sub> ( )<sub>16</sub></p> <p>b. <math>(3FA.75)_{16}</math> ke basis ( )<sub>2</sub> ( )<sub>8</sub></p>	30

	( ) <sub>4</sub> ( ) <sub>10</sub>							
1.3	<p>Diketahui fungsi logika sebagai berikut:</p> $F(a,b,c,d) = \overline{a} \cdot \overline{b} \cdot \overline{d} + \overline{a} \cdot b \cdot \overline{d} + b \cdot \overline{c} \cdot d$ <p>Tugas anda adalah:</p> <ul style="list-style-type: none"> <li>a. Gambarkan rangkaian logikanya dengan jumlah gerbang logika yang paling minimal</li> <li>b. Implementasikan fungsi diatas menggunakan <b><u>sebuah gerbang logika</u></b> dan <b><u>dua buah dekoder (2x4)</u></b></li> <li>c. Implementasikan fungsi diatas menggunakan <b><u>multi plekser (8x1)</u></b></li> </ul>	40						
<b>SUB CAPAIAN PEMBELAJARAN MATA KULIAH</b>								
3. ....								
<table border="1"> <thead> <tr> <th>Soal</th><th>Bobot(%)</th></tr> </thead> <tbody> <tr> <td>2.1 apakah termasuk rumusan masalah deskriptif, komparatif, ataukah asosiatif).</td><td></td></tr> </tbody> </table>			Soal	Bobot(%)	2.1 apakah termasuk rumusan masalah deskriptif, komparatif, ataukah asosiatif).			
Soal	Bobot(%)							
2.1 apakah termasuk rumusan masalah deskriptif, komparatif, ataukah asosiatif).								
<b>SUB CAPAIAN PEMBELAJARAN MATA KULIAH</b>								
<p>[C3,A2] Mahasiswa mampu menggunakan hukum-hukum dan teorema aljabar boolean.</p> <p>[C3,A2] Mahasiswa mampu menjelaskan sistem bilangan digital dan konversinya.</p> <p>[C3,A2] Mahasiswa mampu menyederhanakan fungsi logika dan membuat rangkaian logika dengan gerbang logika dasar.</p>								
<table border="1"> <thead> <tr> <th>Soal</th><th>Bobot(%)</th></tr> </thead> <tbody> <tr> <td>3.1</td><td></td></tr> <tr> <td>3...</td><td></td></tr> </tbody> </table>			Soal	Bobot(%)	3.1		3...	
Soal	Bobot(%)							
3.1								
3...								
<p>Selamat mengikuti ujian, dan berusahalah sekuat-kuat nya untuk MELAWAN KEINGINAN BERBUAT CURANG, ini adalah saat yg tepat berlatih berbuat JUJUR, kalau tidak sekarang kapan lagi !!!, semoga Anda semua sukses, salam.</p>								